Programa

[ Home ] [ Profesores ] [ Programa ] [ Horarios ] [ Bibliografía ] [ Material ] [ Links ] [ Laboratorios ] [ Problemas ]

(Archivo en word)

1.          Revisión: Física de Semiconductores ([1], Cap. 2)

a.          Semiconductores puros

b.          Generación, recombinación y Equilibrio Térmico

c.          Dopado

d.          Transporte de portadores

2.          Tecnología de Microfabricación

a.        Máscaras ([2], Caps. 2, 3 y 4)

A.    El Well

B.    Niveles de metal

C.    Niveles Activo y Polisilicio

3.          El transistor MOS ([2], Cap. 5. Adicional: [1])

a.          Capacidades

b.          Tensión de umbral

c.          Características I-V

d.          Modelo de Spice

e.          Layout

4.          Elementos Parásitos ([2], Cap. 7)

a.          Resistencia, inductancia y capacidad

5.          Aspectos básicos de Layout de Circuitos Integrados ([5], Cap. 3)

a.          Reglas básicas y tipos de reglas

b.          Reglas escalables (SCMOS)

c.          Extracción y Verificación

6.          Modelo Digital de un transistor MOS ([2], Cap. 10)

a.          Modelo

b.          Conexiones serie

7.          Etapas Básicas Digitales

a.          El Inversor ([2], Cap. 11. Adicional: [6]

A.    Características de DC

B.    Características de conmutación

C.    Layout

D.    Dimensionamiento

E.    Otras configuraciones

b.          Compuertas Lógicas estáticas ([2], Cap. 12. Adicional: [6])

A.    Características de compuertas NAND y NOR

B.    Layout

C.    Características de conmutación

D.    Compuertas complejas

c.          Llave de transmisión y Flip-Flops ([2], Cap. 13. Adicional: [6])

A.    El transistor de paso

B.    Compuerta de paso CMOS

C.    El flip-flop

d.          Compuertas dinámicas ([2], Cap. 14. Adicional: [6])

A.    Fundamentos

B.    Lógica CMOS con reloj

8.          Conceptos para el diseño de chips VLSI ([5], Cap. 6. Adicional:[7])

a.          Construcción de bloques

b.          Celdas

c.          Distribución del chip

A.    Mapa de distribución

B.    Interconecciones

C.    Pads

D.    Distribución global de señales y alimentación

9.          Proyecto

Bibliografía 

[1]R. T. Howe, C. G. Sodini, Microelectronics, An Integrated Circuits Approach, Prentice Hall Electronic and VLSI Series, 1997, ISBN: 0-13-588518-3

[2]R. J. Baker, H. W. Li, D. E. Boyce, CMOS: Circuit Design, Layout, and Simulation, IEEE Press Series on Microelectronic Systems, Prentice Hall of India, 2002. ISBN: 81-203-1682-7.

[3]R. C. Jaeger, Introduction to Microelectronic Fabrication, Addison-Wesley Publishing Company, 1993. ISBN: 0-201-14695-9.

[4]J. P. Uyemura, Physical Design of CMOS Integrated Circuits using L-Edit, PWS Publishing Company, 1995. ISBN 0-534-94326-8.

[5]J. M. Rabaey, A. Chandrakasan, B. Nikolic, Digital Integrated Circuits, Prentice Hall Electronics and VLSI Series, 2003. ISBN: 0-13-597444-5

[6]J. Franca and Y. Tsividis (Editors), Design of VLSI Circuits for Telecomunication and Signal Processing, Prentice Hall, 1993. 

Material de lectura adicional 

[1]M. M. Mano, Digital Design, Prentice Hall, 2002. ISBN: 0-13-062121-8.

[2]Robert W. Keyes, “Fundamental Limits of Silicon Technology”, Proc. of the IEEE, March 2001, Vol. 89, No. 3, pp. 227-239.

[3]P. Chandrakasan, S. Sheng, R. W. Brodersen, “Low-Power CMOS Digital Design”, IEEE Journal of Solid-State Circuits, April 1992, Vol. 27, No. 4, pp. 473-484.

[4]Neil Weste, Kamran Eshraghian, “Principles of CMOS VLSI Design: A System Perspective”, Second edition, Addison Wesley, 1992.

Back to Top

Copyright Grupo de Investigación en Sistemas Electrónicos - Universidad Nacional del Sur.
For problems or questions regarding this web contact , Last updated: October 04, 2005.